Diseño e implementación de una fuente de frecuencia de banda L basada en un bucle de bloqueo de fase
Principios básicos del circuito de bloqueo de fase de la bomba de carga
El circuito de bloqueo de fase de la bomba de carga (CPPLL) consta de un detector de frecuencia de fase (PFD), una bomba de carga (CP) y un filtro de circuito (LF) y oscilador controlado por voltaje (VCO) [1 ~ 2], su diagrama de bloques estructural se muestra en la Figura 1.
El bucle de bloqueo de fase es un sistema de retroalimentación que compara la diferencia de fase entre la señal de entrada y la señal de retroalimentación a través de un detector de fase para obtener una corriente de error que es aproximadamente lineal con la diferencia de fase. Después de que el filtro de bucle integra la corriente de error, se obtiene un voltaje de error para controlar la frecuencia de salida del oscilador controlado por voltaje, bloqueando así el bucle de bloqueo de fase. La bomba de carga consta de dos fuentes de corriente conmutadas que accionan los condensadores. La bomba de carga PLL tiene dos ventajas sobresalientes: (1) el rango de captura está determinado únicamente por la frecuencia de salida del VCO (2) si se ignoran el desajuste y la desviación, el error de fase estática es cero;
Los principales indicadores técnicos del bucle de bloqueo de fase
Ruido de fase
El bucle de bloqueo de fase es un circuito que procesa señales de fase, por lo que es fácilmente afectado por el ruido de fase (en el dominio del tiempo, correspondiente a la fluctuación del reloj). Las principales fuentes de ruido de fase son los osciladores de cristal de referencia, los divisores de frecuencia, los discriminadores de frecuencia y los osciladores controlados por voltaje [3]. El ruido de fase dentro de banda está determinado principalmente por el oscilador de cristal de referencia, el divisor de frecuencia y el detector de frecuencia; el ruido de fase fuera de banda está determinado principalmente por el oscilador controlado por voltaje. En otras palabras, el bucle de bloqueo de fase presenta características de paso bajo para el ruido del oscilador de cristal de referencia, el divisor de frecuencia y el detector de frecuencia; el ruido del oscilador controlado por voltaje presenta características de paso alto. El ruido de fase se puede reducir aumentando la frecuencia de detección de fase y reduciendo el ancho de banda del bucle. El ruido de fase se puede estimar mediante la ecuación (1).
=++(1)
Entre ellos, 1HzPN es el piso de ruido normalizado de 1Hz y PFDF es la frecuencia de detección de fase.
Pérdida de ganado
Las espuelas son causadas por la no linealidad del dispositivo y la radiación de microondas. Los estímulos primarios en los PLL son estímulos de referencia, causados por una falta de coincidencia en las corrientes de fuente y sumidero de la bomba de carga, fugas de la bomba de carga y un desacoplamiento insuficiente del suministro de energía. Cuando la frecuencia de detección de fase es baja, dominan las espuelas causadas por fugas de la bomba de carga; cuando la frecuencia de detección de fase es alta, dominan las espuelas causadas por la falta de coincidencia entre las corrientes de fuente y sumidero de la bomba de carga. En términos generales, los límites de las frecuencias de detección de fase alta y baja son aproximadamente 100 kHz ~ 200 kHz. Se pueden tomar las siguientes medidas para mejorar la supresión de espurias: (1) Trate de evitar o usar menos mezcladores, (2) Agregue aislamiento metálico al mezclador, (3) Tenga una buena conexión a tierra.
Estabilidad
Cuando la interferencia externa ingresa al circuito, el error de fase del bucle de bloqueo de fase se desviará del estado de equilibrio original. Cuando la interferencia desaparece, si el bucle puede volver a su estado de equilibrio original, dicho bucle bloqueado en fase es estable. El margen de fase se utiliza comúnmente en ingeniería para medir la estabilidad del bucle. Cuanto mayor sea el margen de fase, más estable será el bucle, pero cuanto mayor sea el margen de fase, más largo será el proceso de transición de la respuesta del sistema. En términos generales, el margen de fase se establece entre 45° y 55°, y el ancho de banda del bucle se establece entre 1/10 y 1/20 de la frecuencia de detección de fase. De esta manera, el PLL es fácil de bloquear y el bucle es estable.
Implementación del circuito
La fuente de frecuencia puntual de 1,42 GHz diseñada en este artículo proporciona el oscilador local para el receptor superheterodino. Su diagrama de bloques principal se muestra en la Figura 2 [4 ~ 5].
El material de la PCB es RO4003C de ROGERS. La placa tiene una constante dieléctrica de 3,38, una tangente de pérdida de 0,0027 y un espesor de 0,508 mm. La PCB es delgada, lo que reduce el tamaño del circuito.
El chip utilizado en el oscilador de cristal de 20 MHz es CFPT-9007, que tiene las características de alta estabilidad y bajo ruido de fase.
El ruido de fase del oscilador de cristal es -135dBc/Hz@1kHz Su contribución al ruido de fase del sistema es teóricamente la siguiente:
El chip detector de fase utiliza el chip ADF4106 de ADI e integra un divisor de frecuencia y un digital. Detector de fase de frecuencia y bomba de carga, amplio ancho de banda operativo (0 ~ 6 GHz), bajo ruido de fase y amplio rango de temperatura de funcionamiento. El piso de ruido de fase normalizado del ADF4106 es de aproximadamente -219 dBc/Hz, y la contribución del ruido de fase del detector de frecuencia/fase al sistema se puede calcular como -109 DBC/Hz mediante la ecuación (1). Se puede ver que el ruido de fase de todo el circuito PLL es teóricamente cercano a -98dBc/Hz@1kHz.
El VCO es V585ME48-LF de Z-Communications. El rango de frecuencia del VCO es 950 MHz ~ 2050 MHz, el voltaje de la fuente de alimentación es 10 V, la sensibilidad de control de voltaje es 81 MHz/V, el ruido de fase es -99BC/Hz @ 10 kHz y la potencia de salida es 2 dBm. Cuando la frecuencia de salida es de 1,42 GHz, el voltaje de sintonización requerido es de aproximadamente +5 V, por lo que el voltaje de suministro de energía de la bomba de carga del ADF4106 es de +5,5 V.
El filtro de bucle es la elección del diseñador cuando diseñar la parte del circuito PLL que se pueda diseñar de manera flexible. La función del filtrado de bucle es filtrar los componentes de alta frecuencia y el ruido en el voltaje de error, asegurando así el rendimiento requerido del bucle y aumentando la estabilidad del sistema. El diseño utiliza filtrado pasivo de tercer orden, como se muestra en la Figura 3.
Los valores de resistencia y condensador en el filtro de bucle se pueden calcular manualmente. Para simplificar el proceso de diseño, se utiliza el software ADIsimPLL de la empresa AD para el cálculo. Ingrese los parámetros requeridos en la interfaz del software y los valores de los componentes se calcularán automáticamente. Después del ajuste adecuado del ancho de banda del bucle y el margen de fase, el circuito PLL se bloqueará.
La unidad de microcontrol (MCU) adopta el microcontrolador PIC16F648A. Voltaje de funcionamiento +5V, velocidad de hasta 20MHz, dos puertos de 8 bits. Conéctese a ADF4106, envíe datos al chip detector de fase después del encendido, controle el contador R, el contador N y el pestillo de función dentro del chip detector de fase para bloquear el bucle de bloqueo de fase.
La señal de salida del oscilador controlado por voltaje debe pasar a través de un atenuador π y un amplificador para ajustar la potencia de salida para cumplir con los requisitos del sistema. Finalmente, pasa por un filtro para suprimir las espuelas y hacer que el espectro sea más puro.
Consideraciones de compatibilidad electromagnética
Para que un sistema tenga un buen rendimiento es muy importante considerar la compatibilidad electromagnética. Este diseño considera la compatibilidad electromagnética desde los siguientes aspectos.
Para que coincida bien, la impedancia característica de la línea de señal es 50ω al dibujar el diseño de la PCB, y su ancho es 1,05 mm después del cálculo ADS. Las líneas de señal y los pines del chip están conectados a través de líneas de microcinta de gradiente, lo que puede reducir la reflexión de la señal. La fuente de alimentación se conecta desde el exterior a través del condensador de paso, lo que puede evitar que señales de interferencia externas entren en el circuito. Para garantizar una buena conexión a tierra al dibujar la plataforma de tierra, intente mantener las vías lo más cerca posible de la plataforma. La colocación del piso es muy importante. Una buena conexión a tierra puede reducir eficazmente el ruido parásito, por lo que debe colocarse en un área libre de la placa PCB. La distancia desde el suelo hasta la línea de señal es mayor que el doble del espesor de la PCB, es decir, mayor que 1.016mm, lo que tiene poco efecto en la impedancia característica de la línea de señal. Los bordes del piso se perforan uniformemente, el espaciado de las vías es menor que λg/20 (λg es la longitud de onda en el medio correspondiente a la frecuencia máxima de la señal del sistema) y se perforan agujeros al azar en el medio del piso. Esto no sólo tiene buenas propiedades de compatibilidad electromagnética, sino que también aumenta la resistencia mecánica de la PCB.
Resultados de la prueba
El producto real se muestra en la Figura 4, con estructura compacta, tamaño pequeño y buen rendimiento.
La potencia, el ruido de fase y la espuria de la fuente de frecuencia se midieron con el espectrómetro Agilent E4407B y los resultados se muestran en la Figura 5.
Conclusión
Este artículo proporciona el método de diseño de una fuente de frecuencia de banda L basada en un bucle de bloqueo de fase y produce un objeto real para demostrar la viabilidad de la solución. Mediante la depuración repetida del circuito, se optimiza el rendimiento. Después de la medición, el ruido de fase es de -80,4 dBc/Hz@1 kHz, la supresión de espurias es mejor que -55 dBc y la potencia de salida es superior a 6 dBm, todos cumpliendo con los requisitos del índice. Además, el circuito tiene una estructura simple, tamaño compacto y excelente rendimiento, y puede usarse en circuitos reales para proporcionar un oscilador local para el receptor.
Referencia:
Bichard Razavi. Microelectrónica de radiofrecuencia[M]. Beijing: Prensa de la Universidad de Tsinghua, 2006.
Zhang Juesheng, Cao Lina.
Tecnología de síntesis de frecuencia y bloqueo de fase [M]. Chengdu: University of Electronic Science and Technology of China Press, 1995
[3] Preguntas frecuentes sobre ADI PLL [EB/OL 2003
Lu Jibing, Yang Tao. Diseño de fuente de frecuencia puntual de banda X y unidad transceptora de banda S [D]. Tesis de maestría de la Universidad de Ciencia y Tecnología Electrónica de China, 2011
, Chen, et al. Desarrollo de una fuente de frecuencia de banda X basada en tecnología de bucle de bloqueo de fase [J]. 8): 311-313