Reproductor de chip RISC-V doméstico discreto
De ASIC a RISC-V.
Como todos sabemos, Jian'an Technology, que cotiza en Nasdaq, tiene una profunda acumulación en el diseño de chips ASIC, y la compañía también tiene una rica experiencia en producción en masa en diseño y cinta de salida de front-end y back-end. . Ya en 2016, Jianan se convirtió en una de las diez principales empresas nacionales que lograron la producción en masa de chips de 10 nm. Fue a partir de este año que Jia Nan comenzó a explorar chips de IA de vanguardia.
En opinión del Sr. Zhang Nangeng, presidente y director ejecutivo de Jian'an Technology, dado que los requisitos de eficiencia informática de los chips ASIC han llegado al extremo, es necesario que Jian'an busque el mejor equilibrio. entre la potencia informática y el consumo de energía en el diseño de chips ASIC. Dado que este proceso de I+D requiere alta tecnología, sin duda ejercita el equipo de I+D de la empresa. Al mismo tiempo, la compañía también descubrió que la eficiencia informática de ASIC es un orden de magnitud mayor que la de la arquitectura tradicional, sentando las bases para la posterior entrada de Jian'an en el mercado RISC-V. Los chips Edge AI que pertenecen a escenarios de aplicaciones informáticas intensivas se han convertido en el objetivo de Jia Nan.
Después de una consideración exhaustiva, Jia Nan centró su atención en los chips de IA de vanguardia basados en RISC-V.
Geng, presidente y director ejecutivo de Jiannan Technology
En primer lugar, desde una perspectiva de costos, RISC-V es muy amigable para las nuevas empresas de chips debido a su código abierto y sus funciones gratuitas. La elección de esta arquitectura significa que Jian'an puede ahorrar muchos costos de licencias de IP en el proceso de investigación y desarrollo de chips de IA, invertir recursos en investigación y desarrollo de tecnología central, ayudar a la empresa a acelerar las iteraciones de chips y responder de manera flexible a los cambios en el entorno del mercado.
En segundo lugar, desde la perspectiva de las tendencias tecnológicas, los conceptos de código abierto, simplicidad y modularidad de la arquitectura RISC-V están en línea con las tendencias futuras de desarrollo tecnológico. El gurú de la arquitectura informática David Patterson (uno de los fundadores de RISC-V) señaló dos oportunidades para la arquitectura informática en un artículo publicado sobre comunicación ACM. Uno de ellos es ISA, un conjunto de instrucciones de código abierto que crea un "Linux orientado al procesador". Actualmente, RISC-V es sin duda la arquitectura de conjunto de instrucciones de código abierto de mayor éxito.
En tercer lugar, desde una perspectiva de desarrollo, RISC-V no necesita considerar la compatibilidad con versiones anteriores como ARM y no tiene bagaje histórico. Sólo hay unas pocas docenas de instrucciones básicas y el umbral de aprendizaje es relativamente bajo. Por otro lado, RISC-V ayuda a los desarrolladores a ampliar las instrucciones según sea necesario, proporcionando un mayor grado de libertad para el desarrollo de chips.
En cuarto lugar, desde una perspectiva de rendimiento, el rendimiento del núcleo de la arquitectura RISC-V es comparable al del núcleo ARM.
En quinto lugar, desde la perspectiva del desarrollo de IP, Jianan se ha adherido a la ruta técnica de investigación y desarrollo independientes de núcleos IP desde el principio, y la arquitectura RISC-V brinda esta posibilidad. Jian'an también puede combinar CPU RISC-V y aceleradores de desarrollo propio en forma de SoC para ofrecer a los clientes soluciones de chips de vanguardia. En este proceso, la empresa puede centrarse más en iterar el núcleo de IP sin considerar posibles riesgos de licencia.
A juzgar por el desarrollo actual del mercado, también es una decisión acertada que Jianan construya chips de IA RISC-V finales.
Los lectores familiarizados con la industria deben saber que los chips de IA se pueden dividir aproximadamente en entrenamiento de modelos y cálculos de inferencia basados en diferentes escenarios de aplicación. Entre ellos, el mercado de la formación de modelos ha sido monopolizado por gigantes. El gigante de las GPU, Nvidia, no sólo ha establecido un liderazgo tecnológico en hardware, sino que también ha construido una fuerte barrera ecológica de software combinada con la plataforma de computación gráfica, lo que significa que no hay muchas oportunidades para los recién llegados a este mercado. Por otro lado, el mercado de chipsets de inferencia se encuentra todavía en sus primeras etapas de desarrollo, especialmente en el mercado de borde. Los diferentes escenarios tienen diferentes requisitos para los chips, lo que deja más espacio para las empresas de chips de IA. Por lo tanto, Jia Nan se ha centrado en la investigación y el desarrollo de chips de inferencia de bordes desde el principio.
Al mismo tiempo, en el mercado de vanguardia, hay cada vez más dispositivos conectados, como dispositivos portátiles, cámaras y sensores. Los diferentes dispositivos IoT tienen diferentes requisitos de consumo de energía y potencia de cálculo, lo que determina que sea difícil que una única arquitectura se adapte a todos los escenarios. La competencia de la arquitectura es, en última instancia, la competencia entre ecologías.
Aunque ARM sigue siendo la corriente principal en el mercado móvil, el código abierto y la modularidad de RISC-V permiten a las empresas de chips como Jianan personalizar sus propios diseños basados en RISC-V, lo que les da mayor libertad.
Además, a juzgar por el entorno actual del mercado, Arm se está convirtiendo en el objetivo de adquisiciones por parte de empresas gigantes, lo que supone una gran amenaza para la independencia de las licencias de propiedad intelectual. Y si muchas instituciones utilizan RISC-V para diseñar procesadores, podrán promover la innovación de chips a mayor escala. Por lo tanto, a largo plazo, el valor de RISC-V será más destacado en el futuro, lo que brindará más oportunidades de mercado a Jian'an.
Operando en esta nueva vía, la propiedad intelectual de desarrollo propio se ha convertido en una de las fuentes de confianza más importantes para Jianan.
De K210 a K510
Después de tomar la decisión de ingresar a RISC-V, Jia Nan siempre se ha adherido a la ruta técnica de confiar en la arquitectura RISC-V y desarrollar núcleos IP de forma independiente. .
Zhang Nangeng dijo que la empresa tiene tres ventajas: por un lado, mantiene la tecnología central en sus propias manos para evitar posibles riesgos de licencia; por otro lado, la tecnología nuclear de desarrollo propio puede reducir la investigación y el desarrollo; costos a largo plazo, para acelerar la iteración de chips; en tercer lugar, la autoinvestigación puede formar el propio sistema de métodos de diseño de chips de Jian'an y garantizar la herencia de tecnologías centrales y conceptos de I + D.
Basándose en esta idea de investigación y desarrollo, Jian'an ha lanzado hasta ahora dos generaciones de núcleos IP desarrollados de forma independiente, a saber, KPU (unidad de procesamiento de conocimiento) y KPU2.0, que es una red neuronal especialmente diseñada para Tareas de visión artificial. Dado que la computación heterogénea es actualmente la solución de hardware principal para el aprendizaje profundo, Jia Nan puede mejorar mejor el rendimiento del chip en el modelo de algoritmo visual combinando la CPU y el acelerador KPU.
En términos de chips, Jian'an lanzó el producto de primera generación de la compañía en 2018: Kanzhi K210. Este producto también ha desempeñado un papel importante en muchos escenarios, incluidos parques inteligentes, hogares inteligentes, consumo de energía inteligente, agricultura inteligente, etc., en los últimos años. La empresa también ha desarrollado productos inteligentes con algunos líderes de la industria. Este año, Jia Nan, como único patrocinador técnico del Concurso Nacional de Diseño de Sistemas Operativos para Estudiantes Universitarios, también proporcionó el K210 inteligente y la placa de desarrollo como herramientas de evaluación para el concurso. Qoros K210 incluso tomó la delantera en la apertura en mercados internacionales como Estados Unidos y Japón.
Sin embargo, Zhang Nangeng señaló que aunque el K210 funcionó bien en muchos campos, debido al tiempo de desarrollo temprano del chip, los modelos de algoritmos que surgieron más tarde no se tuvieron en cuenta en la planificación de la potencia informática. lo que resulta en una expansión limitada del producto en escenarios de aplicación. Con este fin, Jia Nan lanzó recientemente una nueva generación de chip de gama media K510.
Según los informes, la arquitectura de CPU RISC-V de doble núcleo continúa utilizándose en el nuevo chip K510, pero Jia Nan ha optimizado el subsistema de CPU RISC-V. Por ejemplo, la CPU integra un procesador de señal digital DSP de 64 bits y coopera con el núcleo KPU2.0 de desarrollo propio para acelerar las aplicaciones de IA.
Además, se diseña una memoria local dedicada en el DSP para mejorar aún más el rendimiento operativo real del DSP. El equipo de I+D también diseñó un módulo de buzón dedicado para la comunicación entre la CPU de doble núcleo y el DSP, de modo que el software pueda controlar de forma flexible todo el sistema.
Al mismo tiempo, K510 también introduce nuevos diseños en muchos aspectos, como la arquitectura del bus, el núcleo IP y el subsistema de vídeo. En comparación con el chip de primera generación, su potencia informática aumenta 3 veces, la velocidad de cuadros del algoritmo de visión clásico mobilenetv1 ha mejorado enormemente, el ancho de banda teórico de la interfaz PHY de alta velocidad de desarrollo propio también alcanza los 10 GB/s, y la tasa de compresión de datos de 8 bits llega al 50%, lo que optimiza extremadamente el rendimiento de las aplicaciones de la serie de IA inteligente en escenarios de visión artificial.
Para resolver aún más los problemas de alto consumo de energía y área grande, Jianan adopta la arquitectura de bus NoC en el chip K510, que permite que cada IP funcione en un dominio de reloj específico y resuelve el problema de enormes árbol del reloj.
Jianan también ha optimizado en gran medida la configuración del hardware visual del K510 para admitir interfaces MIPICCSI 2 y DVP, y puede admitir hasta tres entradas de cámara al mismo tiempo. El chip también integra tres unidades de procesamiento de imágenes ISP, una de las cuales admite la función 3D. El hardware completa la extracción y el procesamiento de datos de profundidad sin la participación de software. En comparación con la forma en que el software maneja la información profunda, no solo ahorra una enorme sobrecarga de CPU, sino que también mejora enormemente el rendimiento.
Jia Nan también mejoró la flexibilidad del K510 en el diseño de la interfaz de entrada de la cámara, de modo que no solo puede enviar la entrada de la cámara al hardware del ISP a través de la canalización del hardware, sino también escribir la imagen de entrada. a DDR, las imágenes ISP en DDR se pueden leer sin conexión para completar el procesamiento posterior. Para satisfacer las necesidades de los usuarios, pueden agregar procesamiento personalizado en el medio o realizar procesamiento ISP en datos personalizados.
Vale la pena mencionar que al integrar los últimos diseños de la compañía en algoritmos, software, hardware, compiladores, etc., Jian'an ha lanzado un nuevo KPU2.0, centrándose en romper el "muro de almacenamiento" generalizado. " y problemas de "muro de rendimiento". Para mejorar la eficiencia informática, KPU2.0 utiliza una matriz PE 3D dinámica. La tercera dimensión admite múltiples formas de transmitir datos, logrando un mapeo informático multidimensional y mejorando la utilización de la matriz PE. Al mismo tiempo, cada matriz 2D se puede activar o desactivar dinámicamente para ajustar la demanda de ancho de banda y recursos informáticos según diferentes niveles.
Se entiende que a través de la matriz PE 3D dinámica, K510 admite múltiples formas de transmitir datos, admite de manera flexible el cálculo y el mapeo en múltiples dimensiones y mejora la utilización de la matriz PE. Adopta el diseño GLB (Global Local Buffer) y se implementa a través de una matriz SRAM configurable, que se puede configurar de manera flexible para cumplir con los requisitos de ancho de banda y almacenamiento de diferentes tipos de datos en diferentes capas y mejorar la utilización de la RAM interna. Combinando la matriz dinámica de PE 3D y el diseño GLB, Jia Nan también creó una tecnología de flujo de datos computacional, que elimina la necesidad de reorganizar los datos al calcular la convolución. A través del diseño de almacenamiento multinivel, se mejora la tasa de reutilización de datos del cálculo de convolución.
Además, KPU2.0 también está equipado con una unidad de aceleración SIMD reconfigurable que puede configurar y admitir de manera flexible varias funciones de activación, agrupando y ajustando el tamaño de los operadores a través de una innovadora red meshnet.
Como mercado de chips de inferencia de borde de alta gama, K510 ha optimizado en gran medida las capacidades de procesamiento visual del chip en términos de arquitectura central e interfaces de dispositivos externos. Esto permite que este chip desempeñe un papel y ocupe un lugar en la fotografía aérea de alta definición, las videoconferencias de alta definición, los hogares inteligentes, varios tipos de robots y terminales inteligentes instalados en vehículos. Según los planes de la compañía, en los próximos años habrá una variedad de chips inteligentes para ayudar a diferentes aplicaciones y mercados.
Promocione RISC-V con desarrolladores de todo el mundo.
Aunque impulsado por muchos fabricantes, incluido Jianan, RISC-V ha logrado grandes avances. Sin embargo, a juzgar por la historia pasada, la popularidad de cualquier edificio lleva tiempo. Por ejemplo, la arquitectura x86 en la era de la PC dominó el mercado de la arquitectura de conjuntos de instrucciones durante décadas. La era posterior a la PC marcó el comienzo de la arquitectura Arm, y Arm tardó décadas en alcanzar su punto máximo. En otras palabras, los cambios en la carga informática requieren una vida útil prolongada. En otras palabras, aunque hemos entrado en la era de Internet de todo, creando oportunidades para RISC-V, este nuevo conjunto de instrucciones es sólo el primer paso.
Además, la tendencia de desarrollo actual de la enseñanza es hacia una mayor apertura. Por ejemplo, el ascenso de Arm se debe en gran medida a la introducción de más participantes en el mercado. Del mismo modo, también veremos el atractivo de RISC-V como punto de referencia de arquitectura de código abierto para una nueva generación de diseñadores de chips. Quizás Nvidia e Intel también nazcan de este ecosistema en el futuro. Para ello, Jia Nan seguirá invirtiendo.
Zhang Nangeng también enfatizó que el ecosistema RISC-V aún está creciendo, especialmente en escenarios de borde. Debido a que muchos estándares de diseño y protocolos prevalentes en la industria aún no se han unificado, es necesario explorar los suyos propios. Tecnología única en esta etapa de disputa entre cien escuelas de pensamiento. La ruta tiene más sentido, y esto es lo que practica Jia Nan, un firme partidario de RISC-V.
“Pero también debemos darnos cuenta de que convertir chips en productos inteligentes requiere un proceso, a diferencia del software, el hardware es un viaje largo y requiere mucho tiempo. Primero se debe completar el prototipo y luego los clientes pueden hacerlo. Pruébelo. Puede haber alguna duplicación del desarrollo. Todas estas cosas llevarán más tiempo que la depuración en Linux y requerirán más atención a la ecología", añadió Zhang Nangeng.
Con base en las consideraciones anteriores, Jian'an se adherirá a la ruta técnica de investigación y desarrollo de núcleos IP independientes basados en la arquitectura RISC-V para llevar al mercado chips de mejor rendimiento. Al mismo tiempo, la empresa también hará esfuerzos en software para brindar más experiencia en I+D a los clientes.
Según los informes, a través de la adopción por parte de la empresa de un compilador de IA unificado, la KPU de la serie Kanzhi puede admitir la importación de modelos TensorFlow, PyTorch y ONNX. Admite la fusión de operadores, la compresión escasa y la cuantificación, y optimiza profundamente el retardo y el ancho de banda del modelo. K510 también admite un amplio conjunto de operadores de modelos de red, incluidos operadores comunes de CNN y RNN, así como varios cálculos vectoriales y operaciones de procesamiento de datos.
“El crecimiento de Jian'an se debe al código abierto, y la empresa adoptará plenamente la estrategia de código abierto de software y hardware. Jian'an ha decidido compartir los módulos de hardware, algoritmos de software y datos acumulados de la empresa. manuales de chips con desarrolladores y compartirlos con desarrolladores de todo el mundo. Promovemos conjuntamente la prosperidad del ecosistema RISC-V”, dijo Zhang Nanzhen. En su opinión, promover el desarrollo de la industria RISC-V no sólo es beneficioso para la propia empresa. Esto es beneficioso para la industria de chips de China.
En el pasado, el diseño de chips a veces requería cientos de millones de gastos en I+D y cientos de personas, pero esto no era fácil de afrontar para las pequeñas y medianas empresas, y no necesariamente tenían la iniciativa en desarrollo. El diseño de chip RISC-V de código abierto puede reducir en gran medida el umbral del diseño de chips, lo que permite que un pequeño equipo de 3 a 5 personas desarrolle un chip competitivo en el mercado en 3 a 4 meses, lo que costará solo decenas de miles de yuanes. la prosperidad de la industria de los chips y apoyar mejor el desarrollo de tecnologías de la información de nueva generación, como la inteligencia artificial y la economía digital.
Zhang Nangeng cree que lo más crítico en la industria de los chips es el talento. Una vez que se reduzca el umbral de diseño de chips, atraerá más talentos para invertir en esta industria, lo que ayudará a sentar una base de talento para el desarrollo a largo plazo de la industria de chips local, por otro lado, porque las arquitecturas x86 y Arm son; relativamente cerrado, no es fácil innovar.
“Con RISC-V, algunas innovaciones arquitectónicas locales se pueden promover fácilmente como código abierto, lo que ayudará a fortalecer la voz de China en el campo de los chips de código abierto”, enfatizó Zhang Nanzhen.
Equipo de circuito integrado de oblea, chip analógico MLCC de almacenamiento de chip automotriz NVIDIA