¿Qué es el diseño de chips? ¿Qué escuelas ofrecen programas de posgrado en esta dirección?
Debido al aumento de los costos y a la reducción de los ciclos de los productos, los desarrolladores de chips están comprometidos con el éxito único del diseño de chips. Durante el proceso de diseño de chips, los fabricantes utilizan algunos métodos para ayudar a los diseñadores a comprender e implementar la tecnología de diseño DFM. Tienen conocimiento de los efectos de los chips, los detalles del proceso y los costos de fabricación y pueden brindar orientación a los diseñadores para ayudarlos a aumentar el rendimiento y reducir los costos de los chips.
La importancia del éxito por primera vez en el diseño de chips
Con el avance de la tecnología, el coste de fabricación de los chips ha aumentado. Cada actualización en el nodo de proceso conduce a circuitos integrados de mayor densidad y mayor rendimiento, al tiempo que genera mayores costos de máscara.
Para prolongar la vida útil de la litografía, se requieren corrección de patrones ópticos, detección óptica de proximidad y máscaras de cambio de fase en procesos submicrónicos profundos. Esto da como resultado una tecnología de fotomáscara muy compleja para procesos por debajo de 180 nm, especialmente para enmascarar capas que definen tamaños mínimos de características. A medida que los nodos de proceso se vuelven más pequeños, aumenta el costo del manejo de las obleas y las herramientas EDA, así como el tiempo necesario para diseñar circuitos integrados complejos.
A medida que aumentan los costos de máscara y diseño, el costo NRE de los SoC para diseños de chips complejos alcanza millones de dólares. El aumento gradual de los costos de NRE lleva el número de chips de "punto de equilibrio" (donde los desarrolladores de chips pueden compensar los gastos de NRE) a un nivel más alto. Esto también ha ejercido una enorme presión sobre los fabricantes de chips (incluidos los fabricantes de equipos integrados) para que reduzcan los costos de diseño y la duplicación de diseños. La reducción del tiempo de comercialización debido a la feroz competencia en productos de consumo como cámaras digitales, reproductores MP3 y teléfonos móviles también ha obligado a los diseñadores a trabajar para garantizar el éxito de los diseños de chips por primera vez. Este éxito es muy importante para que muchos productos se lancen lo antes posible; de lo contrario, puede significar que los fabricantes de chips perderán participación en el mercado de chips para dichos productos.
Comprometidos con el éxito por primera vez en el diseño de chips
Es fácil explicar la necesidad del éxito por primera vez en el diseño de chips, pero es difícil lograr este objetivo. Hay muchos factores que afectan el éxito de un diseño de chip por primera vez, incluidas las herramientas de diseño, las metodologías de diseño, las bibliotecas de unidades, los núcleos o IP de silicio y las pruebas de chips. Debe considerar todos estos factores para determinar la mejor manera de lograr un diseño de chip exitoso con la menor cantidad de tiempo y costo de diseño.
En el diseño basado en IP, el factor clave para lograr el éxito del diseño del chip por primera vez es establecer una cooperación integral entre el fabricante del chip y el proveedor de IP, especialmente cuando el diseñador del chip está cerca del punto crítico. orientado a la producción durante la etapa de diseño. ARM OEM es un modelo de negocio innovador que permite a las empresas de diseño de semiconductores obtener tecnología de procesador ARM para el diseño y fabricación de soluciones SoC avanzadas. También es beneficioso para las empresas de diseño de semiconductores y los socios externos de los fabricantes de chips, ya que les permite acelerar el tiempo de comercialización en función de los diseños de núcleos ARM. También permite a los fabricantes OEM utilizar directamente procesos de semiconductores ARM reconocidos sin tocar los equipos de producción.
Por otro lado, cada vez más ingenieros utilizan IP OEM específicos con clasificación de verificación de silicio aprobada y verificación de producto, que es el producto pilar de TSMC Design Services IP Alliance. El soporte de diseño de TSMC incluye una red global de centros de diseño de circuitos integrados con experiencia, lo que garantiza que los diseñadores puedan utilizar correctamente los productos IP de TSMC. Cuenta con el respaldo del programa de verificación de TSMC, que garantiza que toda la IP esperada por los usuarios haya demostrado ser correcta en el silicio real antes de obtener la IP. La verificación del núcleo de silicio de TSMC garantiza a los usuarios la mejor experiencia de diseño, la reutilización de diseños más sencilla y la integración de IP más rápida en todos los diseños. IP probado con silicio específico del mercado incluye núcleos de procesador, motores DSP, E/S especializadas y funciones de señal mixta de bibliotecas IP líderes y proveedores SIP para informática, electrónica de consumo y comunicaciones.
TSMC ofrece a los usuarios cinco núcleos ARM: ARM7TDMI, ARM926EJ, ARM922T, ARM946E y ARM1022E en sus productos actuales. Esta amplia selección proporciona a los usuarios una manera de actualizar directamente los núcleos ARM a la última tecnología de microprocesadores a través del programa ARM OEM.
Herramientas de diseño
Un buen conjunto de herramientas EDA es muy importante para el diseño de chips. Desde una perspectiva de alto nivel, estas herramientas incluyen tres áreas de desarrollo de chips: diseño frontal, diseño posterior y verificación del diseño.
Las herramientas de diseño de front-end completarán el trabajo desde el diseño conceptual de la parte lógica del chip hasta la representación lógica del chip a nivel de puerta. El diseño conceptual incluye las siguientes tareas: diseño y análisis a nivel de sistema, diseño y análisis a nivel de transferencia de registros (RTL), y síntesis y optimización lógica. El diseño frontal también puede incluir algún diseño de distribución del piso para ayudar a verificar el diseño antes de la implementación física del chip.
El diseño back-end describe cómo implementar físicamente la estructura de diseño en el chip. La clave es el diseño y el enrutamiento del núcleo de silicio y las celdas de la biblioteca. Durante el diseño físico, las herramientas de ubicación y ruta tienen capacidades más precisas que las herramientas frontales para interconectar parásitos que afectan la sincronización del chip. Esta capacidad permite que las herramientas de diseño definan el diseño físico del chip mientras completan la optimización del diseño. Las herramientas de colocación y ruta ayudan a los diseñadores a lidiar con diversas limitaciones de diseño, como la velocidad, el consumo de energía y el área del chip. El diseño de back-end debe utilizar modelos de dispositivos y cableado que reflejen con precisión las características del silicio, lo que requiere un estrecho contacto con los fabricantes que procesan ese chip específico. Una vez más, en este ámbito la colaboración entre los diseñadores de EDA y los fabricantes de silicio es muy importante.
En el proceso de diseño del chip, el trabajo involucrado en la verificación del diseño es el que lleva más tiempo. La verificación garantizará que el chip cumpla con los requisitos de funciones, sincronización, consumo de energía y otros indicadores. La verificación representa aproximadamente el 70% de todo el tiempo de diseño porque debe realizarse en todos los niveles de diseño, incluido el nivel del sistema, el nivel RTL, el nivel de la puerta lógica y la capa física. La verificación posterior también implicará cuestiones de selección de dispositivos y parásitos de interconexión.