¿Cómo genera Modelsim automáticamente el banco de pruebas?

ModelSim, primero (abra) abra el módulo que necesita ser simulado, Fuente -gt; Mostrar plantillas de idioma,

Seleccione "Crear banco de pruebas" en la columna Plantillas de idioma que se muestra

En la ventana "Crear Testbench Wizzard" que el software abre automáticamente, seleccione el módulo que se simulará en "trabajo" y siga las instrucciones para completarlo, y se generará automáticamente.

Información ampliada

Características principales RTL y optimización a nivel de puerta, estructura de compilación local, velocidad rápida de compilación y simulación, simulación multiplataforma y entre versiones;

Simulación híbrida VHDL y Verilog de un solo núcleo;

Plantillas y asistentes de código fuente, gestión de proyectos;

Análisis de rendimiento integrado, comparación de formas de onda, cobertura de código, flujo de datos ChaseX, Signal Spy, objeto virtual Objeto virtual, ventana de memoria, ventana de aserción, ventana de código fuente que muestra valores de señal, puntos de interrupción de condición de señal y muchas otras funciones de depuración;

Interfaz C y Tcl/Tk, depuración de C;

Soporte directo para SystemC, mezclado con HDL a voluntad;

Admite las funciones de diseño de SystemVerilog;

El soporte más completo para lenguajes de descripción a nivel de sistema, SystemVerilog, SystemC, PSL; ASIC cerrar sesión. El código de comportamiento, nivel RTL y nivel de puerta se puede escribir de forma individual o simultánea.