documento de programación fpga

La clave es estudiar el algoritmo de filtrado de paso bajo, convertir el algoritmo en una arquitectura y luego describirlo en lenguaje Verilog. Después de la síntesis/restricciones/diseño, se puede descargar a la FPGA.

Esta es la forma de pensar, ¡necesitas estudiar los libros de texto! Te deseo un diseño temprano.