Análisis de principios de AD9851
AD9851 utiliza tecnología de síntesis digital directa (DDS) para generar ondas sinusoidales de fase/frecuencia variable en forma de un oscilador controlado digitalmente (DCO) y emite señales analógicas a través de señales digitales internas de alta velocidad de 10 bits. conversión analógica. El comparador de alta velocidad en chip puede convertir la señal de onda sinusoidal analógica en una salida de onda cuadrada estable compatible con TTL/CMOS.
El núcleo DDS de alta velocidad AD9851 puede recibir una entrada de palabra de control de frecuencia de 32 bits y la resolución de frecuencia de salida en un reloj del sistema de 180 MHz es 180 MHz/(2 elevado a 32). AD9851 proporciona internamente un multiplicador de frecuencia REFCLK de 6 veces, que puede generar un reloj de referencia interno de 180 MHz conectando un reloj de referencia externo de menor frecuencia, que tiene mejores características de ruido de fase y rango dinámico libre de espurias. El chip proporciona precisión de modulación de fase programable de 5 bits, lo que puede hacer que la desviación de fase de la forma de onda de salida sea inferior a 11,25 grados; AD9851 proporciona internamente un comparador de alta velocidad, a través del cual se puede medir la salida de onda sinusoidal del convertidor D/A interno. convertido en salida de onda cuadrada.
Palabra de control de frecuencia AD9851, palabra de ajuste de fase y se puede cargar en el chip de forma asíncrona en modo paralelo o en serie. El modo de carga paralela consta de 5 bytes consecutivos de 8 bits, de los cuales el primer byte de 8 bits incluye una palabra de ajuste de fase de 5 bits, control multiplicador de frecuencia 6*REFCLK de 1 bit, habilitación de suspensión de energía de 1 bit y 1 bit. modo de carga; los 4 bytes restantes representan la palabra de control de frecuencia de 32 bits. El modo de carga en serie consta de un flujo de datos de 40 bits.
El circuito DDS puede considerarse como un divisor digital determinado por el reloj del sistema y la palabra de control de frecuencia de N bits. El acumulador de fase es equivalente a un contador con un valor de módulo variable. El valor del módulo del contador está determinado por la palabra de control de frecuencia y el acumulador de fase se acumula con un nuevo incremento de fase a partir del siguiente pulso de reloj. Cuanto mayor sea el incremento de fase, más rápido realizará el ciclo el acumulador y mayor será la frecuencia de salida.