Receptor de TV satelital COSHIP
Véalo usted mismo
7.7 Introducción a la solución completa de receptor de TV digital por satélite
El procesamiento de señal del sistema de recepción de TV digital por satélite es un hardware muy complejo Estructura. Un sistema con una gran cantidad de cálculos de software. No solo incluye muchos módulos funcionales diferentes, sino que también requiere que estos módulos funcionales funcionen coordinadamente bajo un control unificado. Lo anterior presenta el proceso de trabajo y el principio de cada módulo de todo el sistema receptor. En el receptor real, estos módulos se implementan mediante circuitos integrados correspondientes y todo el sistema está controlado por una potente CPU de 32 bits y su funcionamiento multitarea. Los sistemas de hardware y los sistemas de software están coordinados y controlados. La Figura 7-17 muestra el diagrama de bloques del circuito de hardware completo de un receptor de televisión digital por satélite.
Con el desarrollo continuo de la tecnología de circuitos integrados, la tecnología de control por microprocesador y la tecnología de radio de software, la estructura de software y hardware de los receptores de televisión digital por satélite también se desarrolla y cambia constantemente. En tan solo unos años, los receptores de televisión digital por satélite han pasado de soluciones de siete, cinco, cuatro, tres y dos chips a la actualmente popular solución de dos chips en términos de hardware. La cantidad de chips es cada vez menor, lo que significa que el nivel de integración es cada vez mayor, el tamaño de toda la máquina es cada vez más pequeño y el costo estructural es cada vez menor. Al mismo tiempo, el rendimiento. del sistema es cada vez mejor y las funciones son cada vez más fuertes.
Figura 7-17 Diagrama de bloques del circuito completo de un receptor de TV digital por satélite
7.7.1 Varias soluciones estructurales comunes
(1) Philips La empresa plano completo de la máquina
1. Solución informática de siete chips. Con el lanzamiento del primer lote de programas de estaciones de televisión provinciales basados en estándares DVB a principios de 1997, en la Figura 7-18 se muestra el diagrama de bloques del primer lote de receptores de televisión digital por satélite que apareció en China. Es una solución informática de siete chips producida por Philips. Los llamados "siete chips" se refieren a la cantidad de chips de circuito integrado utilizados en toda la unidad funcional comenzando desde el extremo de salida del sintonizador y demodulador analógico, pero no incluyen componentes auxiliares como DRAM, SDRAM, FLASH y otras memorias. y chip de audio. En esta solución: convertidor dual analógico a digital (ADC) TDA8705, demodulador digital VES4143, decodificador de canal VES5453, demultiplexor SAA7205, decodificador de video y audio STv3520, codificador de video SAA7182 y microprocesador (CPU) de 32 bits. Entre ellos, el demodulador digital VES4143 y el decodificador de canales VES5453 son productos de VLSI Company, el decodificador de video y audio STv3520 es un producto de ST Company y el resto son productos de Philips Company.
Figura 7-18 Diagrama de circuito de la solución informática de siete chips producida por Philips Company
2. Solución informática de cuatro chips. Poco después del lanzamiento de la solución de siete chips, Philips lanzó una solución de cuatro chips para receptores de televisión digital por satélite que utilizaban todos los chips propios de la empresa. El diagrama de bloques del sistema se muestra en la Figura 7-19. En la parte frontal, el chip de decodificación de canal y demodulación digital de un solo chip TDA8043 también integra un convertidor analógico a digital de doble canal, lo que simplifica enormemente el circuito frontal. En términos de sintonización y demodulación analógica, todavía se utiliza el esquema de demodulación IF con una segunda frecuencia IF de 479,5 MHz. Las señales de banda base ortogonales analógicas demoduladas (I, Q) se envían directamente a la interfaz de entrada analógica del TDA8043 en la demultiplexación. en la parte del circuito, el chip demultiplexor (SAA7208) también integra un núcleo de microprocesador de 32 bits, lo que lo convierte en el núcleo de control de toda la máquina; en la parte de decodificación de video y audio, SAA7201 se utiliza para reemplazar el STv3520 original; Pero en términos de configuración del codificador de video, DAC de audio y memoria externa, no hay muchos cambios con respecto a la solución original de siete chips.
Figura 7-19 Diagrama de circuito de la solución informática de cuatro chips producida por Philips Company
3. Solución informática de tres chips.
En la Figura 7-20 se muestra el diagrama de bloques del sistema de la última solución de tres chips lanzada por Philips. En términos de sintonización y demodulación analógica frontal, se adopta el último esquema de demodulación IF cero y se utiliza el chip de demodulación IF cero TDA8060 de desarrollo propio, el chip de decodificación de canal y demodulación digital de un solo chip TDA8043 se reemplaza por TDA8044; , con 32 El chip demultiplexor SAA7208 del núcleo del microprocesador fue reemplazado por SAA7214. Aunque TDA8044 y TDA8043, SAA7208 y SAA7214 tienen la misma estructura, ha habido una gran mejora en el rendimiento en la parte de procesamiento de video y audio después de la demultiplexación. grandes cambios. El SAA7215 de un solo chip integra el decodificador de audio y video original SAA7201, el codificador de video digital SAA7183 y el DAC de audio TDA1305, lo que aumenta considerablemente el nivel de integración de la máquina municipal.
Figura 7-20 Diagrama de bloques del circuito de la solución informática de tres chips producida por Philips Company
(2) La solución de máquina completa de STMicroelectronics Company
1. Solución de cinco chips. El diagrama de bloques del circuito de la solución de microcomputadora de cinco chips de STMicroelectronics se muestra en la Figura 7-21. Como se puede ver en la figura, la característica principal de esta solución es el uso del chip STv0199, que combina demodulación digital y decodificación de canales en uno, así como la combinación de un demultiplexor y un controlador de procesamiento (CPU) de 32 bits. Chip ST20-TP2; además, el decodificador de video y audio usa STv3520, el codificador de video es STV0118 y el DAC de audio usa TDA1311 de Philips.
Figura 7-21 Diagrama de circuito de las soluciones de microcomputadora de cinco chips y microcomputadora de cuatro chips de la compañía ST
2. Solución de cuatro chips. La solución de cuatro chips de STMicroelectronics se basa en la solución original de cinco chips y combina además el ADC de doble canal (STv0190) y la demodulación digital y el decodificador de canales (STv0196) en uno, convirtiéndose en STV0199 (posteriormente mejorado a STV0299), que se muestra como el cuadro de puntos en la Figura 7-21. La composición del circuito de esta solución es muy similar a la solución de microcomputadora de cuatro chips de Philips Company presentada anteriormente. Este modelo ocupa una gran parte del mercado interno y externo.
3. Solución de microcomputadora de dos chips (un solo chip) La solución de microcomputadora de un solo chip de STMicroelectronics se muestra en la Figura 7-22. En el circuito de demodulación analógica frontal, se utiliza el último esquema de demodulación IF cero; en la parte de demodulación digital y decodificación de canales, se utiliza el STV0299 con mejor rendimiento, la diferencia con los diversos esquemas introducidos anteriormente es que traerá el; El chip demultiplexor ST20-TP2 del núcleo del microprocesador de 32 bits, el decodificador de video y audio STv3520 y el codificador de video STV0118 están todos integrados para formar un chip STi5500 de un solo chip. STi5500 representa la solución más integrada actualmente en el mercado. Debido a que el enfoque popular actual en los circuitos frontales es combinar sintonización y demoduladores de FI cero, sintetizadores de frecuencia, demodulación digital y decodificadores de canales, etc., que es el llamado decodificador integrado de sintonización y demodulación, y protegerlo con un metal. shell , formando un componente universal independiente, por lo que esta solución de microcomputadora de dos chips de STMicroelectronics a veces también se denomina solución de microcomputadora de un solo chip. Este modelo se está convirtiendo en un producto principal en el mercado de receptores de televisión digital por satélite en el país y en el extranjero debido a sus ventajas competitivas como alta integración, alto rendimiento, bajo costo y multifunción.
Figura 7-22 Diagrama de circuito de la solución informática de dos chips de la empresa ST
(3) Solución informática de dos chips de la empresa Fujitsu
Dos chips de la empresa Fujitsu solución El diagrama de bloques estructural de la solución de la máquina se muestra en la Figura 7-23. Su chip central es MB87L2250, que integra multiplexores, decodificadores de audio y vídeo MPEG y controladores de microprocesador de 32 bits.
El codificador de video digital usa ADV7171 de Analog Devices y el DAC de audio usa PCM1723. El circuito frontal utiliza un decodificador universal integrado de sintonización y demodulación. Esta solución es muy popular en el mercado interno.
Figura 7-23 Diagrama de bloques del circuito de la solución informática de dos chips de Fujitsu
7.7.2 Introducción a ejemplos completos de circuitos de máquinas
Para comprender mejor lo digital TV satelital Con respecto al proceso de trabajo del receptor, a continuación se tomará como ejemplo la solución informática de cuatro chips de TMicroelectronics, que es más representativa en términos de estructura del circuito, para presentar en detalle el principio del circuito completo. El diagrama de bloques del circuito de la solución de microcomputadora de cuatro chips de STMicroelectronics se muestra en la Figura 7-21. Se presenta en las partes siguientes.
(1) Circuito decodificador de sintonización y demodulación integrado
El sintonizador frontal de esta solución utiliza un codificador de demodulación y sintonización IF cero integrado, y el rango de frecuencia de la señal de entrada es 950 ~ La señal de salida de la primera señal IF de 2150 MHz es un flujo de código TS con corrección de errores. La salida de este flujo de código puede ser una salida paralela de 8 bits o una salida en serie. También se emiten al mismo tiempo que el flujo de datos TS la señal de reloj BCLK (cuando la salida en serie, es un reloj de bits; cuando la salida en paralelo, es un reloj de bytes), el reloj válido de datos Dvaild y la señal de error de salida Error.
Como componente relativamente independiente, el decodificador integrado de sintonización y demodulación se puede seleccionar entre una variedad de opciones diferentes, siempre que su interfaz de salida coincida con la interfaz de entrada del demultiplexor posterior. Este circuito utiliza el decodificador integrado de sintonización y demodulación 30321IMT producido por Samsung. 30321IMT se compone principalmente del sintetizador de frecuencia SP5769, el demodulador de cuadratura IF cero SL1925 y el chip de decodificación y demodulación de canal STV0299. El diagrama de bloques del circuito interno se muestra en la Figura 7-25. La Tabla 7-6 muestra el diagrama de función de sus pines. La Tabla 7-7 enumera sus especificaciones técnicas.
Figura 7-25 Consulte el diagrama de bloques interno del decodificador integrado de sintonización y demodulación
Tabla 7-6 Disposición de pines y funciones del decodificador integrado de sintonización y demodulación 30321IMT
Tabla 7-7 Especificaciones técnicas del decodificador integrado de sintonización y demodulación 30321IMT
La primera señal de frecuencia intermedia enviada desde el sintonizador se envía al extremo de entrada del cabezal F del 30321IMT y se agrega al SL1925. Pines RF y RFB, la CPU calcula el coeficiente de división de frecuencia para controlar el SP5769 en función de la primera frecuencia intermedia de entrada y escribe el valor en el sintetizador de frecuencia a través de los pines 29 y 30 (SDA, SCL) del 30321IMT. por el SP5769 El VT se envía a SL1925 para controlar la generación de portadoras en fase y en cuadratura, y se mezcla con la primera señal IF en SL1925 para lograr una demodulación IF cero y generar una señal de banda base. La frecuencia de oscilación de SL1925 se envía a SP5769 a través del PSOUT y PSOUTb de SL1925 a través de otro canal, y se realiza una comparación de fase digital con su frecuencia de referencia de entrada para garantizar la estabilidad de fL.
La señal de banda base analógica emitida por SL1925 se emite a través de IOUT y QOUT, y se envía a STV0299 después del filtrado de paso bajo. En STV0299, primero se realizan la recuperación del reloj y la recuperación de la portadora para obtener el mejor valor de muestreo, luego se realiza la decodificación del canal, la decodificación de convolución, el desintercalado, la decodificación RS y el procesamiento de dispersión de energía en secuencia, y finalmente se obtienen los datos con corrección de errores. Al mismo tiempo, STV0299 genera un voltaje AGC y lo emite en forma de señal PWM. Después de pasar por un filtro de paso bajo externo, se envía al terminal de entrada de voltaje AGC de SL1925 para controlar la ganancia del extremo frontal. .
La salida de decodificación STV0299 tiene cuatro conjuntos de señales (pines 17, 19, 20, 21~28 de 30321IMT), que son líneas de datos D0~D7, señal de reloj de datos BCLK, reloj de datos/paridad, error ERROR de señal.
Entre ellos, los dos primeros están relacionados con si la salida está en modo paralelo o en serie. Si está en modo serie, los datos se envían desde D7 al demultiplexor y el BCLK correspondiente es el reloj de bits. Después del almacenamiento en búfer, estos cuatro conjuntos de señales se envían al módulo demultiplexor. En esta solución de receptor de satélite digital, se utiliza el modo de salida en serie.
Tanto STV0299 como SP5769 son chips controlados por bus. Aunque el algoritmo de procesamiento de señal STV0299 que completa la recuperación del reloj, la portadora y la decodificación de canales es complejo, tiene una interfaz de interacción amigable para el usuario y una gran cantidad de procesamiento de datos. hecho en Se lleva a cabo dentro del chip, por lo que lo que se comunica con la CPU son solo algunos comandos para leer y escribir registros, y la cantidad de datos procesados por la CPU no es grande. En circunstancias normales, dado que la demodulación y decodificación de señales deben coordinarse con otros procesos de trabajo, como el proceso de entrada del usuario, el proceso de demultiplexación, la decodificación MPEG-2, etc., estos dos procesos son procesados por el microcontrolador de 32 bits en ST20- TP2.El chip lo controla.
Cuando el dispositivo está conectado a la CPU, generalmente se requiere que todos los nodos conectados por el bus en el sistema tengan interfaces de bus, y la interfaz del bus de control principal y el SFR correspondiente pueden lograr una gestión integral de la bus y controla los problemas que ocurren en el bus. Varios estados se procesan automáticamente, especialmente en sistemas multimaestro, lo que garantiza de manera efectiva que todo el sistema funcione de manera ordenada.
(2) Circuito de control de antena y LNB
El extremo de entrada del decodificador integrado de sintonización y demodulación es la primera señal de frecuencia intermedia del LNB que por tanto necesita el receptor de TV digital por satélite. Proporciona señales de control a la antena receptora del satélite, al sintonizador (LNB) y al controlador de antena. Las señales de control incluyen voltaje de control de 13/18 V (usado para controlar la dirección de polarización de onda horizontal/vertical), señal de conmutación de 22 k (usada para cambiar la frecuencia del oscilador local dual del LNB o seleccionar uno de los dos controladores de antena), señal de control Diseqc ( Señales de control del controlador multiantena estándar europeo), etc. Estas señales de control generalmente son generadas por la CPU interna del ST20 y se realizan controlando el módulo o circuito de control dedicado a través de la salida de E/S del ST20. Esta máquina adopta el chip de control LNB especial LNBP13SP de ST Company. Este chip es un chip especial que genera señales de control de cabezal de alta frecuencia. Tiene varias formas de empaquetamiento. El que se usa comúnmente se muestra en la Figura 7-26.
El principio de funcionamiento de LNBP13SP es: al procesar la señal de control de entrada del chip de control externo, genera la señal de salida correspondiente requerida. Como control de cabezal de alta frecuencia, este circuito integrado se caracteriza por una fácil depuración, una interfaz sencilla y un tamaño pequeño. Por supuesto, también se pueden usar componentes separados para formar este circuito de control, pero el circuito suele ser más complejo y la depuración es más problemática. A continuación se presentan las funciones e interfaces del LNBP13SP.
En la aplicación, EN, VSEL y ENT están conectados a los puertos de E/S de la CUP. Estas E/S se colocan en nivel alto o bajo respectivamente según la configuración de parámetros del usuario. EXTM está conectado a la señal de 22 KHz (salida desde el pin F22 de 30321IMT). El pin LNBA está conectado al pin LNBA de 30321IMT y el pin de control de LNBP13SP proviene del puerto de E/S de la CPU. OLF se puede conectar a la entrada de interrupción de la CPU, de modo que cuando ocurre una situación anormal, se pueda iniciar la subrutina de control de interrupciones para eliminar la falla. Generalmente, el pin EN se usa para controlar el interruptor de la fuente de alimentación del sintonizador, porque si el chip no funciona, el pin LNBA no emite ninguna señal, incluido el voltaje. Por lo tanto, el sintonizador no tiene fuente de alimentación y si el chip. funciona, el pin LNBA La señal de salida cambia según el valor de otros pines de control. Por ejemplo, VSEL está conectado al nivel "0", ENT está conectado al nivel "1", por lo que el pin LNBA proporciona un voltaje de 13 V al nivel alto. cabezal de frecuencia y una onda sinusoidal de 22 KHz se superpone a este voltaje, por lo tanto, para sintonizadores de polarización dual y de oscilador local dual, dichas señales seleccionarán la dirección de polarización horizontal y el extremo bajo del oscilador local. Para sintonizadores de oscilador local único y de polarización simple, estas señales. En realidad no funcionan, pero pueden usarlo para controlar un dispositivo de selección externo para que pueda seleccionar cualquiera de las múltiples salidas del sintonizador.
Por ejemplo, si los cables de salida de los dos cabezales de alta frecuencia están conectados a los dos terminales de entrada del interruptor de 2 KHz respectivamente, y el terminal de salida del interruptor está conectado al terminal de entrada de RF del receptor, se puede seleccionar cualquier señal. Para ser enviado al receptor a través de la señal de conmutación de 22KHz, demodulación y decodificación del receptor.
Figura 7-26 Diagrama de pines de LNBP13SP
(3) Circuito de CPU de control y demultiplexación
Después de que las señales anteriores se almacenan en el búfer, se envían al chip de demultiplexación ST20-TP2 con núcleo de microprocesador de 32 bits. Además de completar la función de multiplexación de conexiones, ST20-TP2 también es responsable de controlar la coordinación de todo el sistema receptor. Para ampliar sus funciones, ST20 también está conectado a memorias del sistema, como DRAM y Flash. Además, el ST20-TP2 también se puede conectar a módems y tarjetas inteligentes y está equipado con interfaces de teletexto, etc., como se muestra en la Figura 7-27.
Cuando ST20-TP2 demultiplexa y controla toda la máquina, requiere memoria externa para trabajar con ella. Es un tipo de memoria en ejecución en tiempo real y no es necesario conservar su información durante el apagado. Generalmente se puede utilizar DRAM. Además, también se requiere una memoria para almacenar el programa en ejecución de la CPU de 32 bits, lo que requiere que los datos no se pierdan después del apagado, por lo que se requiere memoria flash (Flash).
Cuando se utiliza Flash, primero se debe inicializar el registro de instrucciones interno. El registro en sí no ocupa una dirección de almacenamiento. Este registro puede bloquear y almacenar instrucciones, así como la dirección y la información de datos necesarios para ejecutar el comando. Al leer datos de Flash, debe asegurarse de que los componentes de estado internos estén configurados después de encender el dispositivo o después de un reinicio del hardware, garantizando así que no se produzca una falsificación del directorio de memoria en el dispositivo durante los transitorios de energía. Al escribir instrucciones y secuencias de instrucciones en Flash, la operación de escritura consiste en realidad en eliminar los datos originales. Las operaciones de escritura pueden apuntar a un sector, a varios sectores o incluso a todos los sectores. Flash también tiene un modo de espera. Cuando el sistema no está leyendo o escribiendo en el dispositivo, puede configurar el dispositivo para que esté en modo de espera. Cuando se trabaja en este modo, el consumo de energía se reduce considerablemente y la configuración de salida es alta. estado de impedancia.
Para conocer el principio de funcionamiento detallado de esta parte del circuito, consulte el contenido correspondiente en el capítulo anterior.
Figura 7-27 Circuito de CPU de control y demultiplexación
(4) Decodificación de audio y video y circuito de salida de video y audio
Salida ST20-TP2 El video demultiplexado y las señales de audio se envían al decodificador MPEG-2 STi3520. Este chip implementa decodificación de video y audio para cooperar con el acceso a la señal en tiempo real, se requiere una SDRAM (o DRAM) externa de 16-32 Mbit. Las señales de brillo, croma y audio emitidas por el decodificador STi3520 se emiten todas en forma de datos paralelos de 8 bits. La señal de vídeo digital descomprimida se envía al codificador de vídeo PAL/NTSC STV0118. El chip no solo puede proporcionar una salida de señal de vídeo compuesto V, sino que también proporciona una señal de brillo Y y una señal de crominancia C, y también puede emitir directamente tres salidas de señal de color primario R, G y B. La señal de audio pasa a través del convertidor estéreo digital a analógico TDA1311 para obtener una señal de audio analógica de doble canal. Después de que la señal es amplificada por el amplificador operacional dual LM833, se emiten las señales de audio analógicas de los canales izquierdo y derecho. El diagrama esquemático del circuito de esta parte se muestra en la Figura 7-28.
Figura 7-28 Diagrama de bloques de decodificación de vídeo y audio, codificación de vídeo y hardware DAC de audio
7.7.3 Sistema de control de software del receptor de satélite digital
Introducción anterior La solución de hardware del sistema de recepción digital De hecho, el receptor de televisión digital por satélite es hasta el momento uno de los productos con mayor contenido de software entre los productos electrónicos además de las computadoras. Es un sistema informático especializado con una interfaz de comunicación. Como cualquier otro sistema informático, un sistema operativo es fundamental.
Dado que los productos de consumo tienen funciones relativamente únicas, se puede utilizar un micronúcleo de sistema operativo en tiempo real relativamente simple para proporcionar funciones necesarias, como gestión de almacenamiento, gestión de procesos, gestión de interrupciones y gestión de dispositivos, y sobre esta base proporcionar soporte para API específicas para tareas de decodificación. , como decodificación, demultiplexación y otras funciones, y finalmente el software de la aplicación se construye sobre la base de microkernel y API de decodificación. La Figura 7-29 es la estructura del software de un receptor de satélite digital con este tipo de microkernel.
Figura 7-29 Estructura del sistema de software del receptor de televisión digital por satélite
El núcleo del sistema operativo en tiempo real puede manejar múltiples señales de interrupción y tiene varias funciones, como semáforos, colas de mensajes y datos. canales Es una herramienta para la comunicación y sincronización entre procesos, realiza la gestión del almacenamiento y principalmente completa la programación de procesos multitarea. Su rendimiento y estabilidad en tiempo real son buenos, pero su escalabilidad y apertura son deficientes.
Gráficos, bibliotecas y listas de caracteres, menús, diálogos, controles de botones, etc. son API proporcionadas por el sistema para OSD. Funciones de texto y gráficos enriquecidos, fáciles de usar. Pero el efecto no es muy ideal y la vibración del borde es obvia.
Los controladores de cada interfaz y dispositivo de módulo están conectados al hardware a través del kernel del sistema operativo en tiempo real para controlar directamente el hardware.
El módulo de sintonización frontal se utiliza para controlar y monitorear el trabajo del sintonizador, sintonizarlo a los parámetros del canal correspondiente, completar la demodulación y decodificación de la señal de radiofrecuencia y emitir el flujo TS. El módulo demultiplexación monitorea los datos del flujo TS y extrae información de servicio (SI) de ellos. El módulo de base de datos realiza un análisis de SECCIÓN de la información SI interceptada por el proceso de demultiplexación y establece una base de datos de canales y programas. El módulo de decodificación de audio y video completa la decodificación de datos de audio y video. El módulo de panel y control remoto se utiliza para recibir la entrada del teclado del usuario. El módulo de interfaz de usuario controla el trabajo de cada módulo de todo el sistema en función de la información de control y comando ingresada por el usuario. La Figura 7-30 es el flujo de trabajo interno del receptor a partir de que el usuario ingresa un nuevo parámetro de canal.
Después de recibir la información del nuevo canal ingresada por el usuario, [Interfaz de usuario] primero envía un mensaje a [Control de base de datos] para notificarle que inicie un proceso de análisis del flujo de código, extracción de información del programa y construcción. una base de datos de información del programa del canal. Luego controle la [sintonización frontal] para sintonizar el canal correspondiente, demodular la señal decodificada y emitir el flujo TS.
Después de recibir el mensaje de inicio de [Interfaz de usuario], [Control de base de datos] primero aplica a [Demultiplexación] para obtener información PAT. [Demultiplexación] responde a la solicitud de [Control de base de datos], desde Extraer la PAT. información de la tabla del flujo TS y enviarla a [control de base de datos]. La tabla PAT proporciona los valores PID de todos los programas en el flujo de código y sus PMT correspondientes. [Control de base de datos] agrega una entrada a la base de datos del programa para cada programa dado en el PAT y luego [Control de base de datos] envía un mensaje secuencialmente; [Demultiplexación] ] Solicite todas las tablas PMT proporcionadas en la tabla PAT y agregue el PID del audio, video y PCR del programa a cada programa según los datos de la tabla PMT enviados por [Demultiplexación]. para decodificar un programa La información principal obtenida; cuando se han analizado todos los PMT, el [Control de base de datos] se aplica a la [Demultiplexación] para la tabla NIT y la tabla SDT para extraer información sobre la red y los proveedores de programas. Cuando se analizan todos estos, [Control de base de datos] envía un mensaje a [Interfaz de usuario] para informarle que se ha creado la información del programa y que puede comenzar la decodificación.
[Interfaz de usuario] Después de recibir el mensaje de [Control de base de datos] de que la información del programa está establecida y puede comenzar a decodificarse, obtiene la información relevante sobre el programa de la base de datos de información de canales y programas, y controla la El programa basado en esta información, [Decodificación de audio y video] completa el trabajo de decodificación. [Decodificación de audio y video] genera los datos de audio y video decodificados. Después de la codificación de video y el DAC de audio, se obtienen las señales de audio y video simuladas. reproducido en la televisión.
Si el usuario ingresa un número de programa y el programa existe en la biblioteca de programas, [Interfaz de usuario] no enviará un mensaje a [Control de base de datos], sino que primero sintonizará [Sintonización frontal] al correspondiente Después de seleccionar el canal, extraiga directamente la información del programa de la base de datos de información del programa, luego controle el trabajo [decodificación de audio y video] y genere el programa decodificado.
En resumen, el software adopta una idea de diseño modular basada en el núcleo multiproceso del sistema operativo en tiempo real. Cada módulo de hardware y su controlador son relativamente independientes y el programa tiene una gran portabilidad y flexibilidad.
La televisión digital por satélite se está desarrollando hacia funciones diversificadas. La aparición de servicios interactivos, navegación web y otras funciones no solo requiere soporte de hardware, sino que también requiere la adición de una gran cantidad de software. Se puede decir que la integridad del software afecta en gran medida la competitividad de los receptores de televisión digital por satélite en el mercado. Por lo tanto, el desarrollo de receptores de televisión digital por satélite en el futuro planteará requisitos cada vez mayores para el software.
Figura 7-30 Flujo de trabajo del receptor de TV digital por satélite