Cada modelo de FPGA tiene un número máximo de bucles bloqueados en fase

Puedes ver cuántos PLL (Phase Locked Loops) hay cuando creas el proyecto. Si estás usando una FPGA de la serie Altera, usa el Asistente para nuevo proyecto para crearlo en Quartus II, el tercero. El paso (Página 3 de 5) es Configuración de familia y dispositivo. En la columna Dispositivos disponibles, cada dispositivo tiene una columna "PLL". El número escrito a continuación indica el número máximo de bucles bloqueados en fase. Si es un proyecto que se ha creado, puede hacer clic en "Asignaciones -gt; Dispositivos..." en la barra de menú desplegable, y también podrá verlo.

El rango del número máximo de bucles de bloqueo de fase también se puede conocer aproximadamente a partir del modelo de chip FPGA. Tomando como ejemplo la serie Cyclone más común de Altera, EP1C3T tiene un máximo de 1 PLL y EP1C4F ~. EP1C20F tiene un máximo de 2. PLL; EP2C5A~EP2C8T en la serie Cyclone II tiene un máximo de 2 PLL, y EP2C15A~EP2C70F tiene un máximo de 4 PLL; EP3C5E~EP3C10U en la serie Cyclone III tiene un máximo de 2 PLL; y EP3C16E~EP3C120F tienen un máximo de 4 PLL.

Si eso no funciona, vaya al sitio web oficial para ver el catálogo de productos. La siguiente URL es el catálogo de productos de Altera:

/literature/sg/product-catalog. pdf

Xilinx No sé mucho sobre FPGA, así que no me atrevo a decir tonterías, pero supongo que se puede encontrar fácilmente en las herramientas de desarrollo o en el sitio web oficial ~

Suplemento:

Reglas de nomenclatura de Altera No está directamente relacionado con la cantidad de PLL. Pero actualmente se puede decir que las series FPGA cyclone II, cyclone III y cyclone IV E tienen chips con hasta 4 PLL, y la serie FPGA cyclone IV GX tiene chips con hasta 8 PLL (4 de los cuales son de uso general). PLL, a saber, GPLL, ubicados en cada esquina del troquel; los otros 4 son PLL multipropósito, o MPLL, que pueden ser utilizados por el transceptor o por la estructura FPGA).

Introducción a la serie FPGA cyclone IV GX:

/products/devices/cyclone-iv/overview/cyiv-overview.html

También tienes información sobre otros modelos Puede hacer clic en el enlace del menú de la izquierda en la página web anterior~

Adjunto: /support/kdb/solutions/rd07152010_131.html

¿Cómo puedo seleccionar qué tipo de PLL ¿Se utilizará en un diseño de Cyclone IV GX?

Las reglas de nomenclatura de Altera son las siguientes:

Proceso versión modelo LE cantidad paquete velocidad del dispositivo.

Ejemplo:

EP2C20F484C6

Proceso EP

Ciclón 2C2 (S significa stratix. A significa arria)

Cantidad 20 2wLE

Paquete F484 FBGA484pin

C6 de ocho velocidades Cuanto menor sea el número, más rápido será.