¿Cómo convierte XDMA la interfaz de bus local?

El uso de USB requiere una PHY externa para interactuar con la FPGA y requiere firmware; Ethernet no perderá datos antes de llegar a TCP; PCI se está eliminando gradualmente, ocupa muchos pines y tiene un ancho de banda limitado; almacenamiento, y su El protocolo tiene grandes limitaciones. RapidIO se utiliza en algunas situaciones y su estructura puede lograr una estructura de malla completa, pero su desarrollo ha sido lento en los últimos años.

PCIe tiene las siguientes ventajas:

A. Actualmente existen FPGA PCIe Gen3 x16 o PCIe Gen4 x8 con velocidades de enlace de hasta 128 Gbps.

B. FPGA está conectado directamente sin PHY externo;

C. El protocolo garantiza que la transmisión de datos sea correcta, y el CRC de dos niveles y el mecanismo de retransmisión garantizan que los datos sean correctos.

D. Ecosistema de software rico, soporte nativo para varios sistemas, la interacción de datos se puede completar a través de controladores simples;

E. Los protocolos por encima de PCIe están aumentando gradualmente, como NVMe es un protocolo de capa superior basado en PCIe;

Desde la serie V4 hace 15 años, Xilinx ha estado profundamente involucrado en soluciones PCIe, brindando numerosas soluciones a nivel de aplicación para ayudar a los usuarios a concentrarse en sus aplicaciones. Al principio, Xilinx proporcionaba notas de aplicación, como XAPP859, XAPP1052, etc. , que construye una transferencia de datos bidireccional básica. En ese momento, algunas empresas de terceros, como PLDA y NwLogic, también desarrollaron soluciones de transmisión PCIe para Xilinx FPGA.