¿Cuál es el principio de DDS?

¿Qué es DDS\x0d\\x0d\Direct Digital Synthesizer? DDS (Direct Digital Synthesizer) es en realidad un divisor de frecuencia: divide el reloj del sistema (SYSTEM) programando la palabra de control de frecuencia CLOCK) para generar la frecuencia requerida. frecuencia. DDS tiene dos características sobresalientes. Por un lado, DDS funciona en el dominio digital una vez que se actualiza la palabra de control de frecuencia, la frecuencia de salida cambia en consecuencia y, por otro lado, su tasa de salto de frecuencia es alta, debido al amplio ancho. de la palabra de control de frecuencia (48 bits o superior), resolución de alta frecuencia. \x0d\\x0d\DDS principio de funcionamiento\x0d\\x0d\Error! No se encontró la fuente de referencia. Es el diagrama de estructura interna de DDS. Se divide principalmente en 3 partes: acumulador de fase, conversión de amplitud de fase, digital a. Convertidor analógico (DAC). \x0d\\x0d\Figura 1, estructura DDS\x0d\\x0d\Acumulador de fase\x0d\Una onda sinusoidal, aunque su amplitud no es lineal, su fase aumenta linealmente. \x0d\DDS aprovecha esta característica para generar señales sinusoidales. Como se muestra en la Figura 2, según el número de bits N de la palabra de control de frecuencia de DDS, 360° se divide uniformemente en N partes iguales de 2. \x0d\\x0d\Figura 2, principio del acumulador de fase \x0d\ Supongamos que el reloj del sistema es Fc y la frecuencia de salida es Fout. Cada vez que gira un ángulo de 360°/2N, se puede generar un incremento de fase de una onda sinusoidal con una frecuencia de Fc/2N. Luego, siempre que se seleccione la palabra de control de frecuencia adecuada M, de modo que Fout / Fc = M / 2N, se puede obtener la frecuencia de salida requerida Fout, \x0d\Fout = Fc*M / 2N, la conversión de amplitud de fase pasa por el acumulador de fase, tenemos Se obtiene la información de fase correspondiente a la frecuencia Fout sintetizada, y luego el convertidor de amplitud de fase convierte la fase de 0 ° a 360 ° en el valor de amplitud de la fase correspondiente. Por ejemplo, cuando se selecciona DDS como salida pp de 2 V, el valor de amplitud correspondiente a 45 ° es 0,707 V y este valor se envía al DAC en forma binaria. Esta conversión de fase a amplitud se realiza mediante una tabla de búsqueda. \x0d\DAC salida La señal digital binaria que representa la amplitud se envía al DAC y se convierte en una salida de señal analógica. Tenga en cuenta que la cantidad de bits DAC no afecta la resolución de frecuencia de salida. La resolución de la frecuencia de salida está determinada por el número de bits en la palabra de control de frecuencia. \x0d\\x0d\La tecnología de síntesis de frecuencia digital directa (DDS) es una tecnología avanzada de síntesis de frecuencia totalmente digital. Tiene una variedad de capacidades de modulación digital (como modulación de fase, modulación de frecuencia, modulación de amplitud y modulación de cuadratura I/Q). etc.) y ha sido ampliamente utilizado en comunicaciones, navegación, radar, guerra electrónica y otros campos. En el proyecto, DDS se utiliza en la implementación FPGA del algoritmo de demodulación paralela de alta frecuencia del sistema de detección de rejilla y nuestro módulo de comunicación de fibra óptica. Implementamos las funciones de DDS a través de FPGA. \x0d\ En 1971, el artículo "A Digital Frequency \x0d\\x0d\Synthesizer" escrito por el académico estadounidense J. Tierney y otros propuso por primera vez un nuevo método para sintetizar directamente la forma de onda requerida basado en el concepto de fase utilizando tecnología totalmente digital. Tecnología El principio de síntesis de frecuencia. Limitado al nivel de tecnología y dispositivo en ese momento, sus indicadores de rendimiento no eran comparables a las tecnologías existentes, por lo que no se tomó en serio. En los últimos 10 años, con el rápido desarrollo de la tecnología microelectrónica, la síntesis directa de frecuencia digital (DDS o DDFS para abreviar) se ha convertido en una tecnología moderna con un rendimiento superior y características que son diferentes de otros métodos de síntesis de frecuencia. El líder en tecnología de síntesis de frecuencia. Se refleja específicamente en el ancho de banda relativamente amplio, el corto tiempo de conversión de frecuencia, la resolución de alta frecuencia, la fase de salida continua, la capacidad de generar señales ortogonales de banda ancha y otras señales de modulación diversas, la programabilidad y digitalización completa, el control flexible y conveniente, etc., y tiene un control extremadamente alta relación calidad-precio. \x0d\\x0d\ Principios básicos y características de rendimiento de DDS \x0d\ El principio básico de DDS es utilizar el teorema de muestreo para generar formas de onda mediante el método de tabla de búsqueda. Hay muchas estructuras de DDS y su principio de circuito básico se muestra en la figura.

\x0d\\x0d\El acumulador de fase está compuesto por un sumador de N bits y un registro de acumulación de N bits en cascada. Cada vez que llega un pulso de reloj fs, el sumador agrega la palabra de control de frecuencia k a los datos de fase acumulados emitidos por el registro de acumulación y envía el resultado agregado al extremo de entrada de datos del registro de acumulación. El registro de acumulación retroalimenta los nuevos datos de fase generados por el sumador después del último pulso de reloj al extremo de entrada del sumador, de modo que el sumador pueda continuar agregando la palabra de control de frecuencia k bajo la acción del siguiente pulso de reloj. De esta manera, el acumulador de fase acumula continuamente la fase lineal de la palabra de control de frecuencia bajo la acción del reloj. De esto se puede ver que el acumulador de fase acumula la palabra de control de frecuencia una vez cuando se ingresa cada pulso de reloj. Los datos emitidos por el acumulador de fase son la fase de la señal sintetizada. La frecuencia de desbordamiento del acumulador de fase es la salida de frecuencia de la señal. por el DDS. \x0d\\x0d\ Utilice la salida de datos del acumulador de fase como dirección de muestreo de fase de la memoria de forma de onda (ROM), de modo que el valor de muestreo de forma de onda (código binario) almacenado en la memoria de forma de onda se pueda encontrar a través de la tabla de búsqueda para Complete la conversión de amplitud de llegada de fase. La salida de la memoria de forma de onda se envía al convertidor D/A, y el convertidor D/A convierte la amplitud de la forma de onda en forma digital en una señal analógica de la frecuencia sintética requerida. El filtro de paso bajo se utiliza para filtrar componentes de muestreo no deseados para generar una señal de onda sinusoidal espectralmente pura. \x0d\ \x0d\ DDS supera con creces el nivel alcanzado por la tecnología tradicional de síntesis de frecuencia en una serie de indicadores de rendimiento como ancho de banda relativo, tiempo de conversión de frecuencia, alta resolución, continuidad de fase, salida en cuadratura e integración, proporcionando El sistema proporciona un rendimiento superior a fuentes de señales analógicas. \x0d\\x0d\Cómo usar FPGA para implementar\x0d\ El registro de acumulación de fase es el núcleo de DDS. En mi diseño, la longitud de la palabra del registro de fase es de 23 bits. La razón por la que elegí 23 bits es porque. El proyecto requiere que el paso de frecuencia pueda alcanzar 1 Hz, tenemos un oscilador de cristal de 25 MHz en la placa BASYS, lo dividimos en tres partes a 8.333 MHz y la longitud de nuestra palabra de registro de fase es de 23 bits, por lo que el paso de frecuencia mínimo es F/. 2N =8.333*106 /223≈1Hz (por supuesto, según el proyecto real. Necesitamos usar un oscilador de cristal externo y DCM para que sea =1 Hz en el futuro. La longitud de la palabra de paso de fase es de 18 bits y el máximo La frecuencia de salida es fmax =8.333*106 /223 *218 =260416 Hz \x0d\ La memoria de forma de onda utiliza la implementación de RAM interna, utilizando el generador central para generar ROM. cuando la frecuencia alcanza los 200 kHz, la salida por ciclo puede alcanzar los 21 puntos de muestreo. Si se almacenan 512 puntos, puede llegar a 42. El número específico de puntos a almacenar depende de los requisitos posteriores y de los recursos internos del propio chip. VC de la PC para escribir la "tabla de búsqueda de señales sinusoidales" y escribirla en el archivo de inicialización de la ROM. Por supuesto, también puede agregar cualquier otro dato de forma de onda periódica. Escribir en la ROM, el principio es el mismo. Existen los siguientes pasos para generar una "tabla de búsqueda de señales sinusoidales": Primero, determine el número de puntos de muestreo por ciclo, aquí hay 256 puntos, y calcule el valor de cada punto de muestreo, porque necesitamos normalizarlo más tarde. La cantidad se emite a través del DAC, por lo que el rango de valores del valor calculado se convierte a , para facilitar la conversión al valor correspondiente del DAC. Dado que el valor de salida del DAC de 8 bits es hasta 255, el obtenido. El valor debe multiplicarse por 255 \x0d \El registro de acumulación de fase diseñado aquí puede generar formas de onda de período infinito o formas de onda de período dentro de 1024 según las necesidades reales (el período es de 10 bits), agregando la función diseñada \x0d\ Descripción del programa \x0d\ dds_rom. es una memoria para almacenar formas de onda; \x0d\ Phaseregister es el registro de acumulación de fase; \x0d\ fredevider3 es un circuito de tres frecuencias; \x0d\ sch_top es el archivo de nivel superior del chip dds; se genera el archivo de proyecto del diseño \x0d\ carpeta sin_test Archivo fuente para la tabla de búsqueda de señales sinusoidales.

\x0d\ Prueba \x0d\ Durante el proceso de diseño de este DDS, ejecutamos el programa en la placa BASYS. El programa es ligeramente diferente de este en términos de puertos de E/S. El puerto de E/S del programa fuente debe ser. modificado es 50MHz en la placa BASYS, \x0d\Dout es LD0 a LD7. En aplicaciones prácticas, conectarlo al puerto de E/S y D/A externo puede producir valores de voltaje cambiantes (formas de onda). El LED se utiliza para ver los resultados de forma intuitiva. El reinicio es sw7. Cuando el reinicio es '1', DDS deja de funcionar y establece el registro correspondiente en cero. Consulte el código para obtener más detalles. Sw6 y sw5 se utilizan para seleccionar el período de la forma de onda de salida. Cuando es '00', siempre genera la forma de onda. Cuando es '01', '10' y '11', genera el período 1, 2 y 3. formas de onda respectivamente. SW4 a SW0 son pasos de fase (palabras de control de frecuencia), correspondientes a 1 Hz a 31 Hz.