Cómo funciona la fuente de alimentación del UPS

El sistema de alimentación ininterrumpida del UPS entra inmediatamente en el estado de inversión de la batería; para evitar que la alimentación de red cambie de un lado a otro, el UPS sólo entrará en el estado de inversión de la red cuando la alimentación de red vuelva a 170~270V~270V. Detección y control de la frecuencia de la red El propósito de detectar la frecuencia de la red es servir como base para el bloqueo de fase del inversor. La fase del inversor se ajusta ajustando el punto de cruce por cero del inversor para que la salida del inversor sea consistente con la frecuencia de la red. tensión de red bajo el estado de red Las entradas eléctricas son básicamente la misma frecuencia y fase. Cuando se enciende la red eléctrica, el UPS detecta la frecuencia de la red eléctrica de entrada como la frecuencia de salida del inversor; cuando se enciende la batería, la frecuencia de salida del inversor se establece en la frecuencia de salida anterior.

Cuando la alimentación de red es normal, se implementa el bloqueo de fases. La frecuencia del inversor primero sigue la frecuencia de la red y luego sigue la fase después de que la frecuencia sea la misma. Al cambiar la frecuencia del inversor, el inversor y la red están en fase. Después del bloqueo de fase, la diferencia de fase entre el inversor y la red eléctrica es inferior a 3 grados y el error de frecuencia es inferior a 0,01 Hz. Cuando la frecuencia de la red eléctrica excede el rango de 47 ~ 53 Hz, el UPS cambiará inmediatamente al estado de inversor de batería sin bloqueo de fase. Sólo cuando la frecuencia de la red eléctrica vuelva a 48 ~ 52 Hz, el UPS bloqueará la fase nuevamente y cambiará al estado de inversión de la red eléctrica.

La onda cuadrada de 38,4 kHz emitida por la CPU del generador de onda triangular se convierte en una onda cuadrada de 19,2 kHz a través de un circuito de división de frecuencia compuesto por un amplificador operacional, y luego se integra en una onda triangular a través de un integrador. . La CPU del generador de onda sinusoidal estándar emite una onda sinusoidal analógica dividida en frecuencia de 128 puntos, que se filtra mediante un filtro de paso bajo de segundo orden para generar una onda sinusoidal estándar. La onda sinusoidal estándar de la señal PWM se compara con la señal de retroalimentación de onda sinusoidal del voltaje de salida del inversor y el resultado es un corte de onda triangular para generar una señal PWM. La CPU de regulación de voltaje del inversor lee el valor de voltaje del inversor cada 16 ms y lo compara con el valor de voltaje establecido. Cuando la diferencia es superior a 10 V, la CPU ajusta inmediatamente la onda sinusoidal estándar, ajustando así la señal PWM, de modo que el voltaje de salida aumenta o disminuye en 5 V en consecuencia para reducir la diferencia. Cuando la diferencia es inferior a 10 V, la CPU acumula la diferencia. Cuando el valor acumulado alcanza los 30 V, la CPU ajusta la onda sinusoidal estándar para aumentar o disminuir el voltaje de salida en 2 V.

La CPU de lectura A/D de la CPU lee el voltaje de la batería, los voltajes positivo y negativo del bus y la temperatura interna cada medio ciclo, y lee el voltaje de la red eléctrica y el inversor cada ocho puntos de onda sinusoidal estándar. El voltaje y la corriente del inversor (en el Al comienzo de cada ciclo, la CPU cambia la posición inicial del punto de lectura para que se lea cada ocho puntos de onda sinusoidal estándar, y el efecto de escaneo se logra mediante la lectura A/D de 128 puntos que se almacena en la RAM).