¿Cuál es el puerto JTAG de la CPU?
Grupo de Trabajo Conjunto de Pruebas JTAG (Joint Test Action Group). Es un protocolo de prueba estándar que se utiliza principalmente para pruebas internas de chips. Compatible con el protocolo IEEE 1149.1, muchos chips avanzados cuentan con este protocolo, como FPGA y DSP.
El puerto JTAG inicialmente sólo se utilizaba para probar el interior del chip. Su principio es definir un puerto de acceso de prueba llamado TAP (Puerto de acceso de prueba) dentro del dispositivo y luego utilizar herramientas especiales para probar el interior. Ahora, todos los componentes dentro del chip se pueden programar y controlar mediante JTAG.
¡Presentamos la definición de interfaz del puerto JTAG!
El puerto JTAG tiene muchos paquetes, como 10 pines, 14 pines y 20 pines. Aunque el número y el orden de los pines son diferentes, ¡todos son iguales!
En el estándar IEEE 1149.5438 0, los siguientes requisitos son obligatorios:
1 TCK (Test Clock Input) - pin de reloj del puerto JTAG
Probar el reloj. El pin de entrada proporciona una señal de reloj base independiente para las operaciones TAP, y todas las operaciones TAP son impulsadas por esta señal de reloj.
2.TMS (entrada de selección de modo de prueba): pin de entrada de selección de modo de prueba.
La señal TMS puede controlar TAP para cambiar entre diferentes estados. Esta señal es válida en el flanco ascendente de TCK.
3.TDI (Entrada de datos de prueba): pin de entrada de datos de prueba
TDI es una interfaz de entrada en serie que se utiliza para ingresar todos los datos en un registro específico.
4.TDO (salida de datos de prueba): pin de salida de datos de prueba.
TDO es una interfaz para la salida en serie de todos los datos generados desde un registro específico.
5. (VTREF) - Nivel de señal de la interfaz
El nivel de señal de la interfaz se puede utilizar para determinar el nivel lógico utilizado por la interfaz JTAG de ARM.
Los requisitos opcionales en el estándar IEEE1149.1 son los siguientes:
1. TRST (entrada de reinicio de prueba): pin de entrada de reinicio de prueba
La señal TRST puede ejecutarse La misma función que TMS, que se utiliza para restablecer (inicializar) TAPController.
2.RTCK (reloj de prueba de retorno): reloj de prueba de retroalimentación.
Este pin se utiliza para sincronizar la señal TCK. La señal del reloj devuelta al simulador por el extremo objetivo se conecta directamente a tierra cuando no está en uso.
3.nSRST (reinicio del sistema): pin de retroalimentación de la señal de reinicio del reloj.
Este pin puede detectar el reinicio del sistema de destino y también se puede conectar a la señal de reinicio del sistema en la placa de destino para restablecer directamente el sistema de destino. Se recomienda agregar una resistencia pull-up adecuada en el extremo objetivo para evitar disparos falsos.
4. Entrada definida por el usuario
Este pin se puede conectar a una IO de la máquina de destino y acepta el control de la computadora host.
5. Salida del usuario: salida definida por el usuario.
Este pin se puede conectar a una IO de la máquina de destino para enviar el estado a la computadora host.
De hecho, estos pines opcionales generalmente no se utilizan. En aplicaciones prácticas, la aparición de puertos de 20 cables y otros tiene como objetivo principal aumentar los cables de tierra y reducir la interferencia JTAG.