Problema de configuración Spi del chip táctil ADS7843 del controlador stm32

Mirando el diagrama de tiempo, CPHA es el segundo borde de transición, pero el estado inactivo es bajo.

Como se puede ver en esta imagen, dlck puede estar en un nivel alto. Puedes probarlo y ver si es contagioso. No estoy seguro de esto.

¿Por qué moviste 3 dígitos, como menciona el manual? El último bit del resultado de la conversión requiere 13 ciclos de reloj. Se necesitarán otros tres ciclos de reloj para completar el último byte (DOUT será bajo). El convertidor lo ignorará. El bit 13 es el resultado de la transmisión. Vea cómo lo maneja el programa más adelante. (PD: no espero entenderlo del todo).